“韬定律”：华为芯片的底层秘密

倪雨晴。资料图

“摩尔定律已死。”

这句话，你大概已经听了很多遍。当芯片制程从7纳米来到2纳米、1纳米，半导体行业该如何破解物理极限难题？

现在，华为给出了新的答案——“韬（τ）定律”，华为芯片“掌门”何庭波同步发表了“韬定律”的相关论文。

什么是韬？“韬”（τ），物理学里代表时间常数。“韬定律”的核心思想，是用“时间（τ）缩微”替代“几何缩微”。

怎么理解？过去60年，半导体行业只有一个核心信仰，谁把晶体管做得越来越小，谁就站在产业链顶端。但现在，这条路越来越难走了。

晶体管已经逼近物理极限，先进制程越来越贵，一颗先进芯片的设计成本可能超过10亿美元。更现实的是，对于中国半导体来说，先进光刻、EDA工具、高端制造设备都面临外部限制。

当“缩小晶体管”这条路越来越窄，芯片还能不能继续进步？

华为说：“能。”但方法不是继续单纯追赶“几纳米”，或者说死磕“芯片的几何空间”，而是看谁能让数据跑得更快，节约时间成本。

听起来很玄乎？我们打个比方，以前的芯片就像一座巨大的平面城市，工厂、住宅、商场分得很开，数据要跑很远的路才能完成一次计算。遇到上下班堵车，芯片就发热、卡顿。而华为的核心解决方案叫“逻辑折叠（LogicFolding）”，它就像是把平房改成了摩天大楼，把数字、模拟和存储电路一层层堆叠起来。

这样做的效果有多恐怖？数据最能说明问题。何庭波发布的论文指出，2026年最新的麒麟芯片，已经用上了这个技术，晶体管密度一口气提升了55%，功耗效率提升了41%。要知道，晶体管密度如此大幅度的提升，这在以前需要拼命迭代三年才能做到。

同时华为还预测，到2031年，靠着“韬定律”做出来的高端芯片，性能和密度也能直接对标1.4纳米制程水平。不只是手机芯片，在AI数据中心里，华为也在用同一套“缩时间”的思路做系统级协同，降低通信延迟。

“韬定律”是中国半导体领域的一次重要演进，背后有三层含义。首先，大家都知道，这些年国内芯片产业一直面对外部的围追堵截。但华为用六年的时间，用381款量产芯片的实践证明了一件事，哪怕不依赖那些最顶尖的国外光刻机，芯片的路也走通了，而且不止一条。

其次，这是一次产业范式的切换。如果把半导体演进看作一场接力赛，上半场是英特尔主导的“摩尔定律”，大家“卷”尺寸；中场是英伟达黄仁勋的“黄氏定律”，“卷”GPU架构和软件生态；那么现在，华为抛出的“韬定律”，将参与定义下一代芯片的演进逻辑。这意味着，在“韬时代”，整个半导体行业优化的重心会重新分配，全球工艺竞赛已经转向系统竞赛。

最后，芯片和算力息息相关，而算力如今代表着国力。在尖端科技的博弈中，我们不仅在破局，还在开新局。正如华为所说，未来属于开放合作，这条新路径向全球科学家敞开。这一定律还需要时间验证，但华为芯片正在用新范式，尝试定义半导体的游戏规则，改写全球算力格局。

扫码查看记者解读华为芯片的底层秘密